三重大学ウェブシラバス

シラバス表示

　シラバスの詳細な内容を表示します。

→ 閉じる（シラバスの一覧にもどる）

科目の基本情報

開講年度	2019 年度
開講区分	工学部情報工学科／総合工学科情報工学コース・専門教育

受講対象学生	学部(学士課程) : 2年次
選択・必修	必修
授業科目名	計算機ハードウェア
	けいさんきはーどうぇあ
	Computer Hardware
単位数	2 単位
ナンバリングコード	ナンバリングコード一覧表はこちら ※最初の2文字は開講主体、続く4文字は分野、最後の数字は開講レベルを表します。

開放科目	非開放科目
開講学期	前期
開講時間	木曜日 7, 8時限
開講場所	工学部17番教室
担当教員	木村　文隆（非常勤講師）
担当教員	Fumitaka KIMURA

学修の目的と方法

授業の概要	講義の前半では、算術論理演算ユニットや乗除算器の構成と高速化手法とともに，浮動小数点演算の仕組みについて解説する．講義の後半ではＣＰＵ（中央処理装置）の基本的な実装手法として，単一クロックサイクル方式のデータパス構成と制御ユニットの論理設計について解説する．
学修の目的	コンピュータハードウェアの構成，設計法の基礎を身に付ける．そのために，四則演算のアルゴリズムを実現するハードウェアの仕組について学び，性能上の要で最も洗練されたハードウェアの１つであるＣＰＵ演算部の構成，設計法を習得する．加えて，各命令の実行時間がどのように定まるか，その命令の使用が性能にどのように影響するかなどコンピュータの特性を理解して，高効率，高性能な現代のコンピュータアーキテクチャの基本を理解する．
学修の到達目標	基本的な算術論理演算ユニットと桁上げ先見回路の設計知識を得る．乗算器および除算器の構成とその動作ならびに，それらの高速化手法に関する知識を得る．浮動小数点形式について学び，浮動小数点の加減乗除算のアルゴリズムと演算の正確性と丸めについて学ぶ．基本的な命令セットについて，データパスの基本ユニットと単純なデータパスを構築し，単一クロックサイクル方式による，制御ユニットの設計知識を得る．
ディプロマ・ポリシー	○ 学科・コース等の教育目標 ○ JABEE 関連項目　情報工学の基礎知識を身につけ、科学技術が社会や自然環境に及ぼす影響を理解し、責任ある技術者として行動できる。【技術者倫理】　情報工学科に関連する様々な分野に関心をもち、未知分野を理解するために、自主的、継続的に学習できる。【自主的継続的学習】　世界に多様な考え方があることを学び、様々な立場の考えや意見を尊重し、多面的に物事を考えることができる。【多面的な思考能力】　情報工学に関連する課題に対して、与えられた条件や期限を熟慮し、計画的に作業を進め、報告できる。【計画的な活動】　専門分野の英語で書かれた文献について理解し、説明できる．また、学習や実験で得た知見を、論理的に記述し、的確に発表し、討議できる。【コミュニケーション能力】　自然科学と情報技術に関する十分な知識を修得し、それらの知識を応用できる。【知識の修得と応用】　与えられた問題に対し、修得した知識や技術を利用して、関連情報を収集し、解決手法を提案し、実現できる。【問題解決能力】 ○ 全学の教育目標感じる力　感性　共感 ○主体性考える力　幅広い教養 ○専門知識・技術　論理的・批判的思考力コミュニケーション力　表現力(発表・討論・対話) 　リーダーシップ・フォロワーシップ　実践外国語力生きる力　問題発見解決力　心身・健康に対する意識　社会人としての態度・倫理観
成績評価方法と基準	評価は定期試験の点数で行う。最終成績は10点満点として６以上を合格とする。
授業の方法	講義
授業の特徴	PBL 特色ある教育英語を用いた教育
授業改善の工夫	基礎的な事柄を例題を用いてわかりやすく説明する．理解度、演習の達成度を考慮して，講義の内容や進め方を調整する．
教科書	コンピュータの構成と設計【上】第5版（パターソン＆ヘネシー，日経BP社）
参考書	ハードウェア入門（柴山潔，サイエンス社）コンピュータシステムの基礎（宮沢修二他，ＩＴＥＣ），コンピュータアーキテクチャ（馬場敬信，オーム社）
オフィスアワー	講義終了後に教室または第２合同棟５階木村教員室にて対応．電子メールによる受け付け可．E-mail:kimura@hi.info.mie-u.ac.jp, be7iwxcx@zm.commufa.jp
受講要件
予め履修が望ましい科目	計算機基礎、論理設計及び演習、計算機アーキテクチャ I
発展科目	計算機アーキテクチャ II
その他	各回の講義を受講するにあたって、予習および復習が必要。

授業計画

MoodleのコースURL

キーワード	アドレシング，命令形式，浮動小数点形式，丸め，データパス，ＡＬＵ，命令デコーダ，制御ユニット
Key Word(s)	addressing, instruction format, floating point format, round, data path, ALU, instruction decoder, control unit
学修内容	第１回　基本的な算術論理演算ユニットの設計第２回　加算の高速化：桁上げの先見第３回　乗算器の構成とその動作第４回　乗算の高速化：桁上げ保存回路第５回　除算器の構成とその動作第６回　除算の高速化：SRT除算第７回　浮動小数点形式　　　　　　　第８回　浮動小数点加減乗除算第９回　演算の正確性と丸め第１０回　基本的な命令セットの実現方式第１１回　データパスの基本ユニット構築第１２回　単純なデータパスの構築第１３回　制御ユニットの設計第１４回　単一クロックサイクル制御方式とパイプライン制御方式第１５回　演習問題定期試験
事前・事後学修の内容	３章と４章の演習問題を解いて事後学習すること．

Copyright (c) Mie University