三重大学ウェブシラバス

シラバス表示

　シラバスの詳細な内容を表示します。

→ 閉じる（シラバスの一覧にもどる）

科目の基本情報

開講年度 2024 年度
開講区分 工学研究科(博士前期課程)情報工学専攻
領域 主領域 : C
受講対象学生 大学院(修士課程・博士前期課程・専門職学位課程) : 1年次, 2年次
選択・必修
授業科目名 コンピュータ・アーキテクチャ特論
こんぴゅーた・あーきてくちゃとくろん
Advanced Computer Architecture
単位数 2 単位
ナンバリングコード
engr-info-INFO-6331
開放科目 非開放科目　　 　
開講学期

後期
開講時間 金曜日 3, 4時限
授業形態

対面授業

* 状況により変更される可能性があるので定期的に確認して下さい

「オンライン授業」・・・オンライン会議ツール等を利用して実施する同時双方向型の授業
「ハイブリッド授業」・・・「対面授業」と「オンライン授業」を併用した授業
「オンデマンド授業」・・・動画コンテンツの配信等によって実施する授業

開講場所

担当教員 高木 一義 (工学部)
TAKAGI, Kazuyoshi
SDGsの目標
連絡事項

* 状況により変更される可能性があるので定期的に確認して下さい

学修の目的と方法

授業の概要 集積回路技術の進歩により、高性能コンピュータシステムが利用可能になってきている。高性能計算の基礎にあるのは並列性の活用である。この授業では、コンピュータシステムで採用されている種々の並列処理技術について解説する。
(Course description/outline)
With the recent advances in integrated circuit technology, high-performance computer systems have become available. Making full use of parallelism is the key for high-performance computing. This course provides knowledge of various parallel processing technologies employed in computer systems.
学修の目的 種々の並列処理技術について理解し、高性能計算機システムの設計や、並列アーキテクチャを意識したソフトウェア設計ができることを目指す。
(Learning objectives)
The aim of this course is to understand various parallel processing technologies. Students learn system design of high-performance computers and software design with the knowledge of parallel architecture.
学修の到達目標 応用に適した並列アーキテクチャを設計、選択できる。 並列性を生かしたプログラミングができる。
(Achievements)
The goal is to be able to design/select parallel architecture suitable for the application and to be able to design programs utilizing parallelism.
ディプロマ・ポリシー
○ 学科・コース等の教育目標
○ 全学の教育目標
感じる力
  • 　感性
  • 　共感
  • ○主体性
考える力
  • 　幅広い教養
  • ○専門知識・技術
  • ○論理的・批判的思考力
コミュニケーション力
  • 　表現力(発表・討論・対話)
  • 　リーダーシップ・フォロワーシップ
  • 　実践外国語力
生きる力
  • ○問題発見解決力
  • 　心身・健康に対する意識
  • 　社会人としての態度・倫理観

○ JABEE 関連項目
成績評価方法と基準 平常点 (50%) とレポート (50%) で評価する。100 点満点で 60点以上を合格とする。
(Grading policies and criteria)
Evaluation is subject to usual performance score (50%) and reports (50%). Students must aquire at least 60 points out of 100.
授業の方法 講義

授業の特徴

PBL

特色ある教育

プレゼンテーション/ディベートを取り入れた授業

英語を用いた教育
授業アンケート結果を受けての改善点
教科書 コンピュータアーキテクチャ[第6版]定量的アプローチ（ヘネシー&パターソン、エスアイビー・アクセス/星雲社）
(Textbook)
Computer Architecture, Sixth Edition: A Quantitative Approach (J. L. Hennessy, D. A. Patterson, Morgan Kaufmann)
参考書 コンピュータの構成と設計 MIPS Edition 第6版【上】（パターソン＆ヘネシー、日経BP社）
コンピュータの構成と設計 MIPS Edition 第6版【下】（パターソン＆ヘネシー、日経BP社）
(Reference material)
Computer Organization and Design MIPS Edition, 6th Edition: The Hardware/Software Interface (D. A. Patterson, J. L. Hennessy, Morgan Kaufmann)
オフィスアワー 質問等は電子メールにより随時受け付ける。
(Office hour)
Feel free to contact via email at any time, if you have any questions.
受講要件 基本的な計算機アーキテクチャおよびハードウェア設計について理解していること。
(Prerequisites)
Understanding of basic computer architecture and hardware design is required.
予め履修が望ましい科目
発展科目
その他 英語対応授業である。

授業計画

MoodleのコースURL https://moodle.mie-u.ac.jp/moodle35/course/view.php?id=19200
キーワード 並列処理、命令パイプライン、スーパースカラ、ベクタアーキテクチャ、SIMD命令セット拡張、グラフィックス処理ユニット、マルチプロセッサ
Key Word(s) parallel processing, instruction pipeline, superscalar, vector architecture, SIMD instruction set extension, graphics processing unit, multiprocessor
学修内容 第1回 パイプラインとハザード
第2回 命令レベル並列性(1) 静的スケジューリング
第3回 命令レベル並列性(2) 分岐予測
第4回 命令レベル並列性(3) 動的スケジューリング
第5回 命令レベル並列性(4) 投機実行
第6回 命令レベル並列性(5) 複数命令発行
第7回 データレベル並列性(1) ベクタアーキテクチャ
第8回 データレベル並列性(2) SIMD命令セット拡張
第9回 データレベル並列性(3) グラフィックス処理ユニット
第10回 データレベル並列性(4) ループレベル並列性
第11回 スレッドレベル並列性(1) マルチプロセッサアーキテクチャ
第12回 スレッドレベル並列性(2) 共有メモリ型マルチプロセッサ
第13回 スレッドレベル並列性(3) 同期
第14回 スレッドレベル並列性(4) メモリコンシステンシ
第15回 動向と展望
* 期末レポート
(Course contents)
1. Pipelining and Hazards
2. Instruction-Level Parallelism (1) Static Scheduling
3. Instruction-Level Parallelism (2) Branch Prediction
4. Instruction-Level Parallelism (3) Dynamic Scheduling
5. Instruction-Level Parallelism (4) Speculation
6. Instruction-Level Parallelism (5) Multiple Issue
7. Data-Level Parallelism (1) Vector Architecture
8. Data-Level Parallelism (2) SIMD Instruction Set Extensions
9. Data-Level Parallelism (3) Graphics Processing Units
10. Data-Level Parallelism (4) Loop-Level Parallelism
11. Thread-Level Parallelism (1) Multiprocessor Architecture
12. Thread-Level Parallelism (2) Shared-Memory Multiprocessors
13. Thread-Level Parallelism (3) Synchronization
14. Thread-Level Parallelism (4) Memory Consistency
15. Trands and Perspectives
* Term-end Report
事前・事後学修の内容 各学生は、順に割り当てられた課題を調査して次のクラスで発表する。
(Contents for pre and post studies)
Each student is assigned topics to investigate and present at the next class in turn.
事前学修の時間:120分/回 　　　事後学修の時間:120分/回

→ シラバス執筆の手引き | → シラバストップ

Copyright (c) Mie University